

日本国特許庁
JAPAN PATENT OFFICE

25.10.2004


別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2003年10月28日
Date of Application:

出願番号 特願2003-368160
Application Number:
[ST. 10/C]: [JP2003-368160]

出願人 株式会社半導体エネルギー研究所
Applicant(s):




PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年11月26日

特許庁長官
Commissioner,
Japan Patent Office

小川



【書類名】 特許願
【整理番号】 P007464
【提出日】 平成15年10月28日
【あて先】 特許庁長官 殿
【発明者】
 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究
 所内
 【氏名】 山崎 舜平
【発明者】
 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究
 所内
 【氏名】 前川 慎志
【発明者】
 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究
 所内
 【氏名】 古野 誠
【発明者】
 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究
 所内
 【氏名】 中村 理
【発明者】
 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究
 所内
 【氏名】 今井 馨太郎
【特許出願人】
 【識別番号】 000153878
 【氏名又は名称】 株式会社半導体エネルギー研究所
 【代表者】 山崎 舜平
【手数料の表示】
 【予納台帳番号】 002543
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1

【書類名】 特許請求の範囲**【請求項1】**

一対の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された薄膜トランジスタとを有し、前記発光素子と前記薄膜トランジスタとが接続された画素が備えられていることを特徴とする発光装置。

【請求項2】

一対の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され酸素又は炭素を含む導電性材料で形成される配線層と、前記配線層に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された薄膜トランジスタとを有し、前記発光素子と前記薄膜トランジスタとが接続された画素が備えられていることを特徴とする発光装置。

【請求項3】

一対の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された第1の薄膜トランジスタと、前記第1の薄膜トランジスタと同じ層構造で形成された第2の薄膜トランジスタにより構成される駆動回路と、前記駆動回路から延在し、前記第1の薄膜トランジスタのゲート電極層と接続する配線層とを有し、前記発光素子と前記第1の薄膜トランジスタと接続された画素が備えられていることを特徴とする発光装置。

【請求項4】

一対の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され酸素又は炭素を含む導電性材料で形成される配線層と、前記配線層に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された第1の薄膜トランジスタと、前記第1の薄膜トランジスタと同じ層構造で形成された第2の薄膜トランジスタにより構成される駆動回路と、前記駆動回路から延在し、前記第1の薄膜トランジスタのゲート電極層と接続する配線層とを有し、前記発光素子と前記第1の薄膜トランジスタと接続された画素が備えられていることを特徴とする発光装置。

【請求項5】

請求項1乃至4のいずれか一項において、前記導電性材料が、銀若しくは銀を含む合金であることを特徴とする発光装置。

【請求項6】

請求項2又は4において、前記半導体層が、水素とハロゲン元素を含み、結晶構造を含むセミアモルファス半導体であることを特徴とする発光装置。

【請求項7】

請求項2又は4において、前記駆動回路が、nチャネル型の薄膜トランジスタのみで構成されていることを特徴とする発光装置。

【請求項8】

請求項1乃至4のいずれか一項において、前記薄膜トランジスタは、前記半導体層が、水素とハロゲン元素を含み、結晶構造を含む半導体であって、 $5 \sim 15 \text{ cm}^2/\text{V} \cdot \text{s}$ の電界効果移動度で動作可能な薄膜トランジスタであることを特徴とする発光装置。

【請求項9】

請求項1乃至8のいずれか一項の発光装置で、表示画面を構成したことを特徴とするテ

レビ受像器。

【請求項 10】

絶縁表面を有する基板上に、液滴吐出法でゲート電極層を形成する第1の段階と、前記ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、前記ゲート電極層と重なる位置に、液滴吐出法で第1のマスクを形成する第3の段階と、前記第1のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第4の段階と、一導電型の不純物を含有する半導体層を形成する第5の段階と、前記ゲート電極層を含む領域に、液滴吐出法で第2のマスクを形成する第6の段階と、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第7の段階と、液滴吐出法で、ソース及びドレイン配線層を形成する第8の段階と、前記ソース及びドレイン配線層をマスクとして、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第9の段階の各段階を含むことを特徴とする発光装置の作製方法。

【請求項 11】

絶縁表面を有する基板上に、液滴吐出法でゲート電極層と、接続配線層を形成する第1の段階と、前記ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、前記ゲート電極層と重なる位置に、液滴吐出法で第1のマスクを形成する第3の段階と、前記第1のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第4の段階と、一導電型の不純物を含有する半導体層を形成する第5の段階と、前記ゲート電極層を含む領域に、液滴吐出法で第2のマスクを形成する第6の段階と、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第7の段階と、前記ゲート絶縁層を選択的にエッチングして、前記接続配線層の一部を露出させる第8の段階と、液滴吐出法で、ソース及びドレイン配線層を形成すると共に、少なくとも一方の配線層を前記接続配線層と接続する第9の段階と、前記ソース及びドレイン配線層をマスクとして、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第10の段階の各段階を含むことを特徴とする発光装置の作製方法。

【請求項 12】

請求項 10 又は 11 において、前記第2の段階は、大気に晒すことなく連続的に行うことを特徴とする発光装置の作製方法。

【請求項 13】

請求項 10 又は 11 において、前記ゲート絶縁膜は、第1の窒化珪素膜と、酸化珪素膜と、第2の窒化珪素膜を順次積層することを特徴とする発光装置の作製方法。

【書類名】明細書

【発明の名称】表示装置及びその作製方法、並びにテレビ受像機

【技術分野】

【0001】

本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される表示装置及びその製造方法に関する。

【背景技術】

【0002】

従来、ガラス基板上の薄膜トランジスタ（以下「TFT」ともいう。）によって構成される、所謂アクティブマトリクス駆動方式の表示パネルは、半導体集積回路の製造技術と同様に、フォトリソグラフィーを使った露光工程により、各種薄膜をパターンニングすることにより製造されてきた。

【0003】

これまで、一枚のマザーガラス基板から複数の表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm若しくは730×920mmへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

【0004】

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターンニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、1回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトリソグラフィーが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた（例えば、特許文献1参照。）。

【特許文献1】特開平11-326951号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかしながら、ガラス基板のサイズは、第5世代で1000×1200mm若しくは1100×1300mmへとさらに大型化し、次世代では1500×1800mm若しくはそれ以上のサイズが想定されるにつれ、従来のパターンニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となって来た。

【0006】

そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題点が内在していた。

【0007】

本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその製造技術を提供することを目的としている。

【課題を解決するための手段】

【0008】

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示パネルを製造することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパター

ンを形成することが可能な、液滴吐出法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。

【0009】

本発明は、エレクトロルミネセンス（以下「EL」ともいう。）と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とTFTとが接続された表示装置であって、このような表示装置を液滴吐出法を用いることで上記目的を達成する。

【0010】

本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極層を形成する第1の段階と、ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、ゲート電極層と重なる位置に液滴吐出法で第1のマスクを形成する第3の段階と、第1のマスクにより絶縁層をエッチングしてチャンネル保護層を形成する第4の段階と、一導電型の不純物を含有する半導体層を形成する第5の段階と、ゲート電極層を含む領域に液滴吐出法で第2のマスクを形成する第6の段階と、一導電型の不純物を含有する半導体層と、その下層側に位置する半導体層とをエッチングする第7の段階と、液滴吐出法でソース及びドレイン配線層を形成する第8の段階と、ソース及びドレイン配線層をマスクとしてチャンネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第9の段階の各段階を含むことを特徴としている。

【0011】

本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極層と接続配線層を形成する第1の段階と、ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、ゲート電極層と重なる位置に液滴吐出法で第1のマスクを形成する第3の段階と、第1のマスクにより絶縁層をエッチングしてチャンネル保護層を形成する第4の段階と、一導電型の不純物を含有する半導体層を形成する第5の段階と、ゲート電極層を含む領域に液滴吐出法で第2のマスクを形成する第6の段階と、一導電型の不純物を含有する半導体層とその下層側に位置する半導体層とをエッチングする第7の段階と、ゲート絶縁層を選択的にエッチングして接続配線層の一部を露出させる第8の段階と、液滴吐出法でソース及びドレイン配線層を形成すると共に少なくとも一方の配線層を前記接続配線層と接続する第9の段階と、ソース及びドレイン配線層をマスクとしてチャンネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第10の段階の各段階を含むことを特徴としている。

【0012】

上記した第2の段階は、プラズマを援用した気相成長法（プラズマCVD）又はスパッタリング法により、ゲート絶縁層、半導体層及び絶縁層の各層を大気に晒すことなく連続的に形成することが好ましい。

【0013】

ゲート絶縁膜は、第1の窒化珪素膜、酸化珪素膜及び第2の窒化珪素膜を順次積層して形成することで、ゲート電極の酸化を防止出来、かつ、ゲート絶縁膜の上層側に形成する半導体層と良好な界面を形成することが出来る。

【0014】

前記したように、本発明は、ゲート電極層や配線層、及びパターニングの時に利用するマスクを形成する際に液滴吐出法により行うことを特徴としているが、EL表示装置を製作するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示装置を製造することでその目的は達成される。

【0015】

本発明は、ELを発現する発光材料を含む有機物又は有機物と無機物とを含む媒体（以下「EL層」ともいう。）を一对の電極間に介在させた発光素子をマトリクス状に配列させた画素領域を有し、各発光素子はTFTと接続されてその発光及び非発光の状態を制御可能とした表示装置であって、以下のような特徴を有している。

【0016】

本発明は、一对の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層されたTFTとを有し、発光素子とTFTとが接続された画素が備えられていることを特徴としている。

【0017】

本発明は、一对の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され酸素又は炭素を含む導電性材料で形成される配線層と、配線層に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層されたTFTとを有し、発光素子とTFTとが接続された画素が備えられていることを特徴としている。

【0018】

本発明は、一对の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された第1のTFTと、第1のTFTと同じ層構造で形成された第2のTFTにより構成される駆動回路と、駆動回路から延在し、第1のTFTのゲート電極層と接続する配線層とを有し、発光素子と第1のTFTと接続された画素が備えられていることを特徴としている。

【0019】

本発明は、一对の電極間に発光材料を介在させた発光素子と、酸素又は炭素を含む導電性材料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され酸素又は炭素を含む導電性材料で形成される配線層と、配線層に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された第1のTFTと、第1のTFTと同じ層構造で形成された第2のTFTにより構成される駆動回路と、駆動回路から延在し、第1のTFTのゲート電極層と接続する配線層とを有し、発光素子と前記第1のTFTと接続された画素が備えられていることを特徴としている。

【0020】

本発明は、ゲート電極層又は配線層を液滴吐出法で形成するものであり、導電性材料はAg若しくはAgを含む合金で形成することができる。また、そのゲート電極層又は配線層の上層には、窒化珪素膜若しくは窒化酸化珪素膜を接して設けることで酸化による劣化を防止することができる。

【0021】

本発明は、TFTの主要部である半導体層を、水素とハロゲン元素を含み、結晶構造を含むセミアモルファス半導体で形成することも可能であり、それにより、nチャネル型のTFTのみで構成される駆動回路を設けることができる。すなわち、半導体層に水素とハロゲン元素を含み結晶構造を含む半導体であって、 $1 \sim 15 \text{ cm}^2/\text{V} \cdot \text{sec}$ の電界効果移動度で動作可能なTFTにより駆動回路を同一基板上に実現することができる。

【発明の効果】

【0022】

本発明によれば、液滴吐出法により、配線層やマスクのパターニングを直接行うことができるので、材料の利用効率を向上させて、かつ、作製工程を簡略化したTFT及びそれを用いた表示装置を得ることができる。

【発明を実施するための最良の形態】

【0023】

本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する

説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。

【0024】

図1は本発明に係るEL表示パネルの構成を示す上面図であり、絶縁表面を有する基板100上に画素102をマトリクス上に配列させた画素部101、走査線側入力端子103、信号線側入力端子104が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば $1024 \times 768 \times 3$ (RGB)、UXGAであれば $1600 \times 1200 \times 3$ (RGB)、フルスペックハイビジョンに対応させるのであれば $1920 \times 1080 \times 3$ (RGB) とすれば良い。

【0025】

画素102は、走査線側入力端子103から延在する走査線と、信号線側入力端子104から延在する信号線とが交差することで、マトリクス状に配設される。画素102のそれぞれには、信号線との接続状態を制御するトランジスタ（以下「スイッチング用トランジスタ」又は「スイッチング用TFT」ともいう。）と、発光素子へ流れる電流を制御するトランジスタ（以下「駆動用トランジスタ」又は「駆動用TFT」ともいう。）とが備えられ、駆動用トランジスタが発光素子と直列に接続されている。

【0026】

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。

【0027】

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「AS」ともいう。））、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。）半導体などを用いることができる。

【0028】

SASは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、 $0.5 \sim 20 \text{ nm}$ の結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが 520 cm^{-1} よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる (111) 、 (220) の回折ピークが観測される。未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪化物気体をグロー放電分解（プラズマCVD）して形成する。珪化物気体としては、 SiH_4 、その他にも Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 などを用いることが可能である。また GeF_4 を混合させても良い。この珪化物気体を H_2 、又は、 H_2 と He 、 Ar 、 Kr 、 Ne から選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は $2 \sim 1000$ 倍の範囲。圧力は概略 $0.1 \text{ Pa} \sim 133 \text{ Pa}$ の範囲、電源周波数は $1 \text{ MHz} \sim 120 \text{ MHz}$ 、好ましくは $13 \text{ MHz} \sim 60 \text{ MHz}$ 。基板加熱温度は 300°C 以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は $1 \times 10^{20} \text{ cm}^{-3}$ 以下とすることが望ましく、特に、酸素濃度は $5 \times 10^{19} / \text{cm}^3$ 以下、好ましくは $1 \times 10^{19} / \text{cm}^3$ 以下とする。

【0029】

図1は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御するEL表示パネルの構成を示しているが、図2に示すように、COG (Chip on Glass)によりドラ

イバICを基板100上に実装しても良い。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。

【0030】

また、画素に設けるTFTをSASで形成する場合には、図3に示すように走査線側駆動回路107を基板100上に形成し一体化することも出来る。

【0031】

パターンの形成に用いる液滴吐出装置の一態様は図25に示されている。液滴吐出手段1403の個々のヘッド1405は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これをCCDなどの撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405を個別に制御することができる。

【0032】

次に、このような液滴吐出装置を用いたEL表示パネルの作製工程について、以下に説明する。

【0033】

(第1の実施の形態)

第1の実施の形態として、チャネル保護型のTFTの作製方法について説明する。

【0034】

図4(A)は、基板100上にゲート電極層と、ゲート電極層と接続するゲート配線層及び容量配線層を液滴吐出法で形成する工程を示している。なお、図4(A)は縦断面構造を模式的に示し、A-B及びC-Dに対応する平面構造を図8に示すので同時に参照することが出来る。

【0035】

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。

【0036】

基板100上には、スパッタリング法や蒸着法などの方法により、Ti(チタン)、W(タングステン)、Cr(クロム)、Ta(タンタル)、Ni(ニッケル)、Mo(モリブデン)などの金属材料若しくはその酸化物で形成される下地層201を形成することが好ましい。下地層201は0.01~10nmの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層201は、ゲート電極層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板100上にゲート電極層を液滴吐出法により直接形成しても良い。

【0037】

下地層201上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層202、ゲート電極層203、容量電極層204、ゲート電極層205を形成する。これらの層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。特に、ゲート配線層は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合に

は、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

【0038】

液滴吐出法において用いるノズルの径は、 $0.02 \sim 100 \mu\text{m}$ （好適には $30 \mu\text{m}$ 以下）に設定し、該ノズルから吐出される組成物の吐出量は $0.001 \text{ pl} \sim 100 \text{ pl}$ （好適には 10 pl 以下）に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には $0.1 \sim 3 \text{ mm}$ （好適には 1 mm 以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを利用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

【0039】

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザー光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は 100 度で3分間、焼成は $200 \sim 350$ 度で15分間～120分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、 $100 \sim 800$ 度（好ましくは $200 \sim 350$ 度）とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

【0040】

レーザー光の照射は、連続発振またはパルス発振の気体レーザー又は固体レーザーを用いれば良い。前者の気体レーザーとしては、エキシマレーザー、YAGレーザー等が挙げられ、後者の固体レーザーとしては、Cr、Nd等がドーピングされたYAG、YVO₄等の結晶を使ったレーザー等が挙げられる。なお、レーザー光の吸収率の関係から、連続発振のレーザーを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザー照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザー光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（RTA）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。

【0041】

ゲート配線層202、ゲート電極層203、容量電極層204、ゲート電極層205を形成した後、表面に露出している下地層201の処理として、下記の2つの工程のうちどちらかの工程を行うことが望ましい。

【0042】

第一の方法としては、ゲート配線層202、ゲート電極層203、容量電極層204、

ゲート電極層 205 と重ならない下地層 201 を絶縁化して、絶縁体層 206 を形成する工程である (図 4 (B) 参照。)。つまり、ゲート配線層 202、ゲート電極層 203、容量電極層 204、ゲート電極層 205 と重ならない下地層 201 を酸化して絶縁化する。このように、下地層 201 を酸化して絶縁化する場合には、当該下地層 201 を 0.01 ~ 10 nm の厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。

【0043】

第 2 の方法としては、ゲート配線層 202、ゲート電極層 203、容量電極層 204、ゲート電極層 205 をマスクとして、下地層 201 をエッチングして除去する工程である。この工程を用いる場合には下地層 201 の厚さに制約はない。

【0044】

次に、プラズマ CVD 法やスパッタリング法を用いて、ゲート絶縁層 207 を単層又は積層構造で形成する (図 4 (C) 参照。)。特に好ましい形態としては、窒化珪素からなる絶縁体層 208、酸化珪素からなる絶縁体層 209、窒化珪素からなる絶縁体層 210 の 3 層の積層体をゲート絶縁膜として構成させる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ゲート配線層 202、ゲート電極層 203、容量電極層 204、ゲート電極層 205 に接する第 1 の層を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。

【0045】

次に、半導体層 211 を形成する。半導体層 211 は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される AS、或いは SAS で形成する。気相成長法としては、プラズマ CVD 法や熱 CVD 法を用いることができる。

【0046】

プラズマ CVD 法を用いる場合、AS は半導体材料ガスである SiH_4 若しくは SiH_4 と H_2 の混合気体を用いて形成する。SAS は、 SiH_4 を H_2 で 3 倍 ~ 1000 倍に希釈して混合気体、若しくは Si_2H_6 と GeF_4 のガス流量比を Si_2H_6 対 GeF_4 を 20 ~ 40 対 0.9 で希釈すると、Si の組成比が 80% 以上である SAS を得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層 211 に持たせることが出来るため好ましい。

【0047】

半導体層 211 上には、絶縁体層 212 をプラズマ CVD 法やスパッタリング法で形成する。この絶縁体層 212 は、後の工程で示すように、ゲート電極層と相対して半導体層 211 上に残存させて、チャネル保護層とするものである。界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層 211 が汚染されることを防ぐ効果を得るために、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で 100 倍 ~ 500 倍に希釈して形成された窒化珪素膜は、100℃ 以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成してもよい。

【0048】

これでの工程において、以上、ゲート絶縁層 207 から絶縁体層 212 までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、FT の特性のばらつきを低減することができる。

【0049】

次に、絶縁体層 212 上であって、ゲート電極層 203 及び 205 と相対する位置に、組成物を選択的に吐出して、マスク層 213 を形成する (図 4 (C) 参照。)。マスク層 213 は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹

脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、バリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

【0050】

マスク層213を利用して、絶縁体層212をエッチングして、チャネル保護層として機能する絶縁体層214を形成する(図5(A)参照。)。マスク層213を除去して、半導体層211及び絶縁体層214上にn型の半導体層215を形成する。n型の半導体層215は、シランガスとフォスフィンガスを用いて形成すれば良く、AS若しくはSASで形成することができる。

【0051】

次に、半導体層215上に、マスク層216を液滴吐出法で形成する。このマスク層216を利用して、n型の半導体層215及び半導体層211をエッチングして半導体層217とn型の半導体層218を形成する(図5(B)参照。)。なお、図5(B)は縦断面構造を模式的に示し、A-B及びC-Dに対応する平面構造を図9に示すので同時に参照することができる。

【0052】

次いで、エッチング加工によりゲート絶縁層207の一部に貫通孔219を形成して、その下層側に配置されているゲート電極層205の一部を露出させる。エッチング加工は、上記と同じマスク層を液滴吐出法で形成して行えば良い。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、 CF_4 、 NF_3 、 Cl_2 、 BCl_3 、などのフッ素系又は塩素系のガスを用い、HeやArなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。

【0053】

続いて、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層220~223を液滴吐出法で形成する(図6(A)参照。)。図6(A)は縦断面構造を模式的に示し、A-B及びC-Dに対応する平面構造を図10に示す。図10で示すように、基板100の一端から延びる信号配線層237を同時に形成する。これはソース及びドレイン配線層212と電気的に接続するように配設する。また、ゲート絶縁層207に形成した貫通孔219において、ソース及びドレイン配線層221とゲート電極層205とを電気的に接続させる。この配線層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

【0054】

次に、ソース及びドレイン配線層220~223をマスクとして、絶縁体層214上のn型の半導体層218をエッチングして、ソース及びドレイン領域を形成するn型の半導体層224、225を形成する(図6(B)参照。)。

【0055】

ソース及びドレイン配線層225と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する第1電極226を形成する(図6(C)参照。)。なお、図6(C)は縦断面構造を模式的に示し、A-B及びC-Dに対応する平面構造を図11に示すので同時に参照することができる。以上までの工程により、スイッチ

グ用TFT231、駆動用TFT232、容量部233が形成される。

【0056】

この第1電極226は、液滴吐出法を用いて、第1電極226は、透過型のEL表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO₂)などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。

【0057】

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2~10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合した酸化物導電性材料を用いても良い。スパッタリング法で第1電極226を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、ソース及びドレイン配線層223と接続する第1電極226を形成すれば良い。

【0058】

本実施の形態の好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第1電極226は、ゲート絶縁層207に含まれる窒化珪素からなる絶縁層210と密接して形成され、それによりEL層で発光した光が外部に放射される割合を高めることができるという効果を発現させることができる。

【0059】

また、発光した光を基板100側とは反対側に放射させる構造とする場合には、反射型のEL表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせ第1電極層を形成しても良い。

【0060】

さらに全面に窒化珪素若しくは窒化酸化珪素の保護層227と、絶縁体層228を形成する。絶縁体層228は、次に、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図6(C)に示すように開孔を形成する。このエッチングは、絶縁層228の下層にある保護層227やゲート絶縁層207を同時に行うことで、第1電極226と、ゲート配線層202が露出するように加工する。また、液滴吐出法により絶縁層228を形成すれば、エッチング加工は必ずしも必要ない。

【0061】

絶縁体層228は、第1電極226に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁層228は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi-O-Si結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

【0062】

以上の工程により、基板100上にボトムゲート型(逆スタガ型ともいう。)のTFTと第1電極層が接続されたEL表示パネル用のTFT基板200が完成する。

【0063】

EL層229を形成する前に、大気圧中で200℃の熱処理を行い絶縁層228中若し

くはその表面に吸着している水分を除去する。また、減圧下で200～400℃、好ましくは250～350℃に熱処理を行い、そのまま大気に晒さずにEL層229を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。

【0064】

また、第1電極226の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。第2電極230をEL層229上に形成して発光素子234が形成される。この発光素子234は駆動用TF T232と接続された構造となる。

【0065】

続いて、シール材235を形成し、封止基板236を用いて封止する。その後、ゲート配線層202にフレキシブル配線基板237を接続しても良い。これは、信号配線層237も同様である(図7参照。)

【0066】

以上示したように、本実施の形態では、フォトリソマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易にEL表示パネルを製造することができる。

【0067】

(第2の実施の形態)

第2の実施の形態として、チャネルエッチ型のTF Tの作製方法について説明する。

【0068】

基板100上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層202、ゲート電極層203、容量電極層204、ゲート電極層205を形成する。次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層207を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体がゲート絶縁膜に相当する。さらに、活性層として機能する半導体層211を形成する。以上の工程は第1の実施の形態と同様である。

【0069】

半導体層211上に、n型の半導体層215を形成する(図12(A)参照。)。次に、半導体層215上に、組成物を選択的に吐出してマスク層302を形成する。続いて、マスク層302を利用して、半導体層211とn型の半導体層215を同時にエッチングして、島状に分離形成する。

【0070】

その後、半導体層上に、導電性材料を含む組成物を吐出して、ソース及びドレイン配線層220～223を形成する。この配線層をマスクとして、n型の半導体層をエッチングして、n型の半導体層214、215を形成する。エッチングは、n型の半導体層215と半導体層211とを選択的に加工するのが比較的困難なので、チャネルを形成する半導体層303も一部エッチングされることとなる。また、このエッチング加工の前に、第1の実施の形態と同様に、エッチング加工によりゲート絶縁層207の一部に貫通孔219を形成して、その下層側に配置されているゲート電極層205の一部を露出させる工程を行うことで、ソース及びドレイン配線層221とゲート電極層205との接続構造を形成することができる(図12(B)参照。)

【0071】

続いて、ソース及びドレイン配線層306と電氣的に接続するように、導電性材料を含む組成物を吐出して、第1電極226を形成する(図12(C)参照。)

【0072】

その後、第1の実施の形態と同様に、保護層227、絶縁体層228、EL層229、第2電極230を形成し、さらに、シール材235を形成し、封止基板236を用いて封止する。その後、ゲート配線層202にフレキシブル配線基板237を接続しても良い。以上によって、表示機能を有するEL表示パネルを作製することができる(図13参照。)

)。

【0073】

(第3の実施の形態)

第1の実施の形態、第2の実施の形態によって作製されるEL表示パネルにおいて、半導体層をSASで形成することによって、図3で説明したように、走査線側の駆動回路を基板100上に形成することができる。

【0074】

図22は、 $1 \sim 15 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度が得られるSASを使ったnチャンネル型のTF Tで構成する走査線側駆動回路のブロック図を示している。

【0075】

図22において500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。501はバッファ回路であり、その先に画素502(図3の画素102に相当する。)が接続される。

【0076】

図23は、パルス出力回路500の具体的な構成を示したものであり、nチャンネル型のTF T601~612で回路が構成されている。このとき、SASを使ったnチャンネル型のTF Tの動作特性を考慮して、TF Tのサイズを決定すれば良い。例えば、チャンネル長を $8 \mu\text{m}$ とすると、チャンネル幅は $10 \sim 80 \mu\text{m}$ の範囲で設定することができる。

【0077】

また、バッファ回路501の具体的な構成を図24に示す。バッファ回路も同様にnチャンネル型のTF T620~636で構成されている。このとき、SASを使ったnチャンネル型のTF Tの動作特性を考慮して、TF Tのサイズを決定すれば良い。例えば、チャンネル長を $10 \mu\text{m}$ とすると、チャンネル幅は $10 \sim 1800 \mu\text{m}$ の範囲で設定することとなる。

【0078】

このような回路を実現するには、TF T相互を配線によって接続する必要があり、その場合における配線の構成例を図14に示す。図14では、第1の実施の形態と同様に、ゲート電極層203、ゲート絶縁層207(窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体)、SASで形成される半導体層217、チャンネル保護層を形成する絶縁体層214、ソース及びドレインを形成するn型の半導体層224、225、ソース及びドレイン配線層220、221が形成された状態を示している。この場合、基板100上には、ゲート電極層203と同じ工程で接続配線層250、251、252を形成しておく。そして、接続配線層250、251、252が露出するようにゲート絶縁層の一部をエッチング加工して、ソース及びドレイン配線層220、221及びそれと同じ工程で形成する接続配線層253により適宜TF Tを接続することにより様々な回路を実現することができる。

【0079】

(第4の実施の形態)

第4の実施の形態として、液滴吐出法により作製されるトップゲート型のTF Tについて、図26を参照して説明する。

【0080】

基板100上に液滴吐出法により、ソース及びドレイン配線層271~275を形成する。これらの層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。特に、ソース及びドレイン配線層は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたり

して適宜調整する。また、第1の実施の形態と同様に下地層を形成しても良い。

【0081】

ソース及びドレイン配線層271~275上にn型の半導体層を全面に形成した後、ソース及びドレイン配線層272と277の間、及びソース及びドレイン配線層274と275の間にあるn型の半導体層をエッチングして除去する。そして、AS若しくはSASを気相成長法若しくはスパッタリング法で形成する。プラズマCVD法を用いる場合、ASは半導体材料ガスである SiH_4 若しくは SiH_4 と H_2 の混合気体を用いて形成する。SASは、 SiH_4 を H_2 で3倍~1000倍に希釈して混合気体で形成する。このガス種でSASを形成する場合には、半導体層の表面側の方が結晶性が良好であり、ゲート電極を半導体層の上層に形成するトップゲート型のTFETとの組み合わせは適している。

【0082】

半導体層278は、液滴吐出法により形成したマスク層を使って、ソース及びドレイン配線層272~275に対応する位置に形成する。すなわち、ソース及びドレイン配線層272と273（若しくは274と275）とを跨るように半導体層278を形成する。この時、半導体層278と、ソース及びドレイン配線層272~275との間にはn型の半導体層276~277が介在する形となる。

【0083】

次いで、次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層207を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体をゲート絶縁膜として構成させる。

【0084】

ゲート絶縁層207に貫通孔を形成し、ソース及びドレイン配線273、275の一部を露出させた後、ゲート電極層279、280を液滴吐出法で形成する。この層を形成する導電性材料としては、Ag（銀）、Au（金）、Cu（銅）、W（タングステン）、Al（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。

【0085】

ソース及びドレイン配線層275と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する第1電極226を形成する。以上までの工程により、スイッチング用TFET291、駆動用TFET292、容量部293が形成されたTFET基板を得ることができる。

【0086】

この第1電極226は、液滴吐出法を用いて、第1電極226は、透過型のEL表示パネルを作製する場合には、インジウム錫酸化物（ITO）、酸化珪素を含むインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、酸化スズ（ SnO_2 ）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。

【0087】

また、好ましくは、スパッタリング法によりインジウム錫酸化物（ITO）、酸化珪素を含むインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）などで形成する。より好ましくは、ITOに酸化珪素が2~10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いても良い。

【0088】

本実施の形態の好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第1電極226は、ゲート絶縁層207に含まれる窒化珪素からなる絶縁層210と密接して形成され、それによりEL層で発光した光が外部に放射される割合を高めることができるという効果を発現させることができる。

【0089】

さらに全面に絶縁体層228を形成する。絶縁体層228は、次に、スピコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図26に示すように開孔を形成する。このエッチングは、絶縁層228の下層にある保護層227やゲート

絶縁層 207 を同時に行うことで、第 1 電極 226 と、ソース及びドレイン配線層 271 が露出するように加工する。また、液滴吐出法により絶縁層 228 を形成すれば、エッチング加工は必ずしも必要ない。

【0090】

絶縁体層 228 は、第 1 電極 226 に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁層 228 は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうち Si-O-Si 結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

【0091】

以上の工程により、基板 100 上にトップゲート型（順スタガ型ともいう。）の TFT と第 1 電極層が接続された EL 表示パネル用の TFT 基板が完成する。

【0092】

EL 層 229 を形成する前に、大気圧中で 200℃ の熱処理を行い絶縁層 228 中若しくはその表面に吸着している水分を除去する。また、減圧下で 200～400℃、好ましくは 250～350℃ に熱処理を行い、そのまま大気に晒さずに EL 層 229 を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。

【0093】

さらに、第 2 電極 230 を EL 層上に形成して発光素子 234 が形成される。この発光素子 234 は駆動用 TFT 232 と接続された構造となる。

【0094】

続いて、シール材 235 を形成し、封止基板 236 を用いて封止する。その後、ゲート配線層 202 にフレキシブル配線基板 237 を接続しても良い。これは、信号配線層 237 も同様である。

【0095】

以上示したように、本実施の形態では、フォトリソマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1 辺が 1000 mm を超える第 5 世代以降のガラス基板を用いても、容易に EL 表示パネルを製造することができる。

【0096】

（第 5 の実施の形態）

第 1 の実施の形態乃至第 5 の実施の形態において適用可能な発光素子の形態を、図 17 と図 18 参照して説明する。

【0097】

図 17 (A) は第 1 電極 11 を透光性の酸化物導電性材料で形成した例であり、酸化珪素を 1～15 原子% の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層 41、発光層 42、電子輸送層若しくは電子注入層 43 を積層した EL 層 16 を設けている。第 2 電極 17 は、LiF や MgAg などアルカリ金属又はアルカリ土類金属を含む第 1 の電極層 33 とアルミニウムなどの金属材料で形成する第 2 の電極層 34 で形成している。この構造の画素は、図中に矢印で示したように第 1 電極 11 側から光を放射することが可能となる。

【0098】

図 17 (B) は第 2 電極 17 から光を放射する例を示し、第 1 電極 11 はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第 1 の電極層 35 と、酸化珪素を 1～15 原子% の濃度で含む酸化物導電性材料

で形成する第2の電極層32で形成している。その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層したEL層16を設けている。第2電極17は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成するが、いずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第2の電極17から光を放射することが可能となる。

【0099】

図18(A)は第1電極11から光を放射する例を示し、かつ、EL層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。第2電極17は、EL層16側から酸化珪素を1~15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層31で形成している。第1電極11は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成するが、いずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第1の電極11から光を放射することが可能となる。

【0100】

図18(B)は第2電極17から光を放射する例を示し、かつ、EL層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。第1電極11は図15(A)と同様な構成とし、膜厚はEL層で発光した光を反射可能な程度に厚く形成している。第2電極17は、酸化珪素を1~15原子%の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層41が無機物である金属酸化物(代表的には酸化モリブデン若しくは酸化バナジウム)で形成することにより、第2の電極層32を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。

【0101】

(第6の実施の形態)

次に、第1の実施の形態、第2の実施の形態、第3の実施の形態によって作製されるEL表示パネルに駆動用のドライバ回路を実装する態様について、図17と図18を参照して説明する。

【0102】

まず、COG方式を採用した表示装置について、図19を用いて説明する。基板1001上には、文字や画像などの情報を表示する画素部1002、走査側の駆動回路1003、1004が設けられる。複数の駆動回路が設けられた基板1005、1008は、矩形状に分断され、分断後の駆動回路(以下ドライバICと表記)は、基板1001上に実装される。図14(A)は複数のドライバIC1007、該ドライバIC1007の先にテープ1006を実装する形態を示す。図14(B)はドライバIC1010、該ドライバIC1010の先にテープ1009を実装する形態を示す。

【0103】

次に、TAB方式を採用した表示装置について、図20を用いて説明する。基板1001上には、画素部1002、走査側の駆動回路1003、1004が設けられる。図20(A)は基板1001上に複数のテープ1006を貼り付けて、該テープ1006にドライバIC1007を実装する形態を示す。図20(B)は基板1001上にテープ1009を貼り付けて、該テープ1009にドライバIC1010を実装する形態を示す。後者を採用する場合には、強度の問題から、ドライバIC1010を固定する金属片等を一緒に貼り付けるとよい。

【0104】

これらのEL表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形の基板1005、1008上に複数個作り込むとよい。

【0105】

つまり、基板1006、1008上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、図19(A)、図20(A)に示すように、長辺が15~80mm、短辺が1~6mmの矩形状に形成してもよいし、図19(B)、図20(B)に示すように、画素領域1002の一辺、又は画素部1002の一辺と各駆動回路1003、1004の一辺とを足した長さに形成してもよい。

【0106】

ドライバICのICチップに対する外形寸法の優位性は長辺の長さであり、長辺が15~80mmで形成されたドライバICを用いると、画素部1002に対応して実装するのに必要な数がICチップを用いる場合よりも少なく済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。

【0107】

図19(A)及び(B)、図20(A)及び(B)において、画素領域1002の外側の領域には、駆動回路が形成されたドライバIC1007、1008又は1009が実装される。これらのドライバIC1007~1009は、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素領域1002の端部で数ブロック毎に区分して引出線を形成し、ドライバIC1007~1009の出力端子のピッチに合わせて集められる。

【0108】

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは $-30^{\circ} \sim 30^{\circ}$ ）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。

【0109】

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバICの短辺の同じ幅の1~3mm程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上（好ましくは10~10000）のものを指す。このように、レーザ光のビームスポットの幅をドライバICの短辺と同じ長さとするすることで、生産性を向上させた表示装置の作製方法を提供することができる。

【0110】

図19、図20では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバICを実装した形態を示した。しかしながら、本発明はこの形態に限定されず

、走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするるとよい。

【0111】

画素領域1002は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域1002に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャンネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャンネル形成領域を構成することにより2~10cm²/V・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。

【0112】

なお、図19、図20では、第3の実施の形態に従い、半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示している。半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方をドライバICを実装してもよい。

【0113】

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするのが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャンネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャンネル長などはミクロンルールで設定することが好適である。

【0114】

以上のようにして、EL表示パネルに駆動回路を組み入れることができる。

【0115】

(第7の実施の形態)

本実施の形態で示すEL表示パネルの画素の構成について、図21に示す等価回路図を参照して説明する。

【0116】

図21(A)に示す画素は、列方向に信号線410及び電源線411~413、行方向に走査線414が配置される。また、スイッチング用TFT401、駆動用TFT403、電流制御用TFT404、容量素子402及び発光素子405を有する。

【0117】

図21(C)に示す画素は、TFT303のゲート電極が、行方向に配置された電源線415に接続される点が異なっており、それ以外は図21(A)に示す画素と同じ構成である。つまり、図21(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線412が配置される場合(図21(A))と、列方向に電源線412が配置される場合(図21(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用TFT303のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図21(A)(C)として分けて記載する。

【0118】

図21(A)(C)に示す画素の特徴として、画素内にTFT403、404が直列に接続されており、TFT403のチャンネル長 L_3 、チャンネル幅 W_3 、TFT404のチャンネル長 L_4 、チャンネル幅 W_4 は、 $L_3/W_3:L_4/W_4=5\sim6000:1$ を満たすように設定される点が挙げられる。6000:1を満たす場合の一例としては、 L_3 が500 μm 、 W_3 が3 μm 、 L_4 が3 μm 、 W_4 が100 μm の場合がある。

【0119】

なお、TFT403は、飽和領域で動作し発光素子406に流れる電流値を制御する役目を有し、TFT404は線形領域で動作し発光素子406に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。またTFT403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、TFT404が線形領域で動作するために、TFT404の V_{GS} の僅かな変動は発光素子406の電流値に影響を及ぼさない。つまり、発光素子406の電流値は、飽和領域で動作するTFT403により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。

【0120】

図21(A)～(D)に示す画素において、TFT401は、画素に対するビデオ信号の入力を制御するものであり、TFT401がオンして、画素内にビデオ信号が入力されると、容量素子402にそのビデオ信号が保持される。なお図21(A)(C)には、容量素子402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子402を設けなくてもよい。

【0121】

発光素子406は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。

【0122】

図21(B)に示す画素は、TFT406と走査線416を追加している以外は、図21(A)に示す画素構成と同じである。同様に、図21(D)に示す画素は、TFT406と走査線416を追加している以外は、図21(C)に示す画素構成と同じである。

【0123】

TFT406は、新たに配置された走査線416によりオン又はオフが制御される。TFT406がオンになると、容量素子402に保持された電荷は放電し、TFT406がオフする。つまり、TFT406の配置により、強制的に発光素子405に電流が流れない状態を作ることができる。従って、図21(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時に又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

【0124】

図21(E)に示す画素は、列方向に信号線450、電源線451、452、行方向に走査線453が配置される。また、スイッチング用TFT441、駆動用TFT443、容量素子442及び発光素子444を有する。図21(F)に示す画素は、TFT445と走査線454を追加している以外は、図21(E)に示す画素構成と同じである。なお、図21(F)の構成も、TFT445の配置により、デューティ比を向上することが可能となる。

【0125】

(第8の実施の形態)

図15は走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図15を参照して説明する。図15において画素102にはTFT501、50

2 が設けられている。この T F T は第 1 の実施の形態と同様な構成を有している。

【0126】

信号線側入力端子部には、保護ダイオード 561 と 562 が設けられている。この保護ダイオードは、T F T 501 若しくは 502 と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図 15 で示す上面図の等価回路図を図 16 に示している。

【0127】

保護ダイオード 561 は、ゲート電極層 550、半導体層 551、チャネル保護用の絶縁層 552、配線層 553 から成っている。T F T 562 も同様な構造である。この保護ダイオードと接続する共通電位線 554、555 はゲート電極層と同じ層で形成している。従って、配線層 553 と電氣的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。

【0128】

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。

【0129】

信号配線層 237 は T F T 501 におけるソース及びドレイン配線層 212 と同じ層で形成され、それに接続している信号配線層 237 とソース又はドレイン側が接続する構造となっている。

【0130】

走査信号線側の入力端子部も同様な構成である。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、図 3 で説明したように、駆動回路と画素との間に設けることもできる。

【0131】

(第 9 の実施の形態)

図 27 及び図 28 は、液滴吐出法により作製される T F T 基板 200 を用いて E L 表示モジュールを構成する一例を示している。両図面において、T F T 基板 200 上には、画素 102 により構成された画素部 101 が形成されている。

【0132】

図 27 では、画素部 101 の外側であって、駆動回路 703 と画素 102 との間に、画素に形成されたものと同様な T F T 又はその T F T のゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部 701 が備えられている。駆動回路 703 は、単結晶半導体で形成されたドライバ I C、ガラス基板上に多結晶半導体膜で形成されたスティックドライバ I C、若しくは S A S で形成された駆動回路などが適用されている。

【0133】

T F T 基板 200 は、絶縁層 228 上に液滴吐出法で形成されたスペーサ 708 を介して封止基板 236 と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、2 枚の基板の間隔を一定に保つために設けておくことが好ましい。発光素子 234 上であって、T F T 基板 200 と封止基板 236 との間にある空隙には透光性の樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。

【0134】

図 27 では発光素子 234 をトップエミッション型の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素 102 a を赤色、102 b を緑色、102 c を青色として発光色を異ならせることで、多色表示を行うことができる。また、このとき封止基板 236 側に各色に対応した着色層 709 a、709 b、709 c を形成しておくことで、外部に放射される発光の色純度を高めることができる。ま

た、画素102a、102b、102cを白色発光素子として着色層709a、709b、709cと組み合わせても良い。

【0135】

外部回路705は、TFT基板200の一端に設けられた走査線若しくは信号線接続端子と、配線基板704で接続される。また、TFT基板200に接して若しくは近接させて、ヒートパイプ706と放熱板707を設け、放熱効果を高める構成としても良い。

【0136】

なお、図27では、トップエミッションのELモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造としても良い。

【0137】

図28は、TFT基板200において、画素部が形成された側にシール材235や接着性の樹脂702を用いて樹脂フィルム708を貼り付けて封止構造を形成した一例を示している。樹脂フィルム708の表面には水蒸気の透過を防止するガスバリア膜を設けておくとも良い。図28では、発光素子の光が基板を通して放射されるボトムエミッションの構成を示しているが、樹脂フィルム708や接着性の樹脂702を透光性とすることにより、トップエミッション構造とすることもできる。いずれにしても、フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。

【0138】

(第10の実施の形態)

第9の実施の形態により作製されるEL表示モジュールによって、ELテレビ受像機を完成させることができる。図29はELテレビ受像機の主要な構成を示すブロック図を示している。EL表示パネルには、図1で示すような構成として画素部101のみが形成されて走査線側駆動回路903と信号線側駆動回路902とがTAB方式により実装される場合と、図2に示すような構成として画素部101とその周辺に走査線側駆動回路903と信号線側駆動回路902とがCOG方式により実装される場合と、図3に示すようにSASでTFTを形成し、画素部101と走査線側駆動回路903を基板上に一体形成し信号線側駆動回路902を別途ドライバICとして実装する場合などがあるが、どのような形態としても良い。

【0139】

その他の外部回路の構成として、映像信号の入力側では、チューナ904で受信した信号のうち、映像信号を増幅する映像信号増幅回路905と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路907などからなっている。コントロール回路907は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路908を設け、入力デジタル信号をm個に分割して供給する構成としても良い。

【0140】

チューナ904で受信した信号のうち、音声信号は、音声信号増幅回路909に送られ、その出力は音声信号処理回路910を経てスピーカ913に供給される。制御回路911は受信局(受信周波数)や音量の制御情報を入力部912から受け、チューナ904や音声信号処理回路910に信号を送出する。

【0141】

このような外部回路を組みこんで、図27、図28で説明したようなELモジュールを、図30に示すように、筐体920に組みこんで、テレビ受像機を完成させることができる。EL表示モジュールにより表示画面921が形成され、その他付属設備としてスピーカ922、操作スイッチ924などが備えられている。このように、本発明によりテレビ受像機を完成させることができる。

【0142】

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の


表示媒体として様々な用途に適用することができる。

【図面の簡単な説明】


【0143】

- 【図1】 本発明のEL表示パネルの構成を説明する上面図である。
- 【図2】 本発明のEL表示パネルの構成を説明する上面図である。
- 【図3】 本発明のEL表示パネルの構成を説明する上面図である。
- 【図4】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図5】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図6】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図7】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図8】 本発明のEL表示パネルの作製工程を説明する上面図である。
- 【図9】 本発明のEL表示パネルの作製工程を説明する上面図である。
- 【図10】 本発明のEL表示パネルの作製工程を説明する上面図である。
- 【図11】 本発明のEL表示パネルの作製工程を説明する上面図である。
- 【図12】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図13】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図14】 本発明のEL表示パネルの作製工程を説明する断面図である。
- 【図15】 本発明の液層表示パネルを説明する上面図である。
- 【図16】 図15で説明する液晶表示パネルの等価回路図である。
- 【図17】 本発明において適用可能な発光素子の形態を説明する図である。
- 【図18】 本発明において適用可能な発光素子の形態を説明する図である。
- 【図19】 本発明のEL表示パネルの駆動回路の実装方法を説明する図である。
- 【図20】 本発明のEL表示パネルの駆動回路の実装方法を説明する図である。
- 【図21】 本発明のEL表示パネルに適用できる画素の構成を説明する回路図である。
- 。 【図22】 本発明の液層表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図である。
- 【図23】 本発明の液層表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図である（シフトレジスタ回路）。
- 【図24】 本発明の液層表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図である（バッファ回路）。
- 【図25】 本発明に適用することのできる液滴吐出装置の構成を説明する図である。
- 【図26】 本発明のEL表示パネルを説明する断面図である。
- 【図27】 本発明のEL表示モジュールの構成例を説明する断面図である。
- 【図28】 本発明のEL表示モジュールの構成例を説明する断面図である。
- 【図29】 本発明のELテレビ受像機の主要な構成を示すブロック図である。
- 【図30】 本発明により完成するELテレビ受像機の構成を説明する図である。


【書類名】 図面
【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図7】




【図 9】




【図 10】




【図 11】




【図 12】




【図13】




【図 14】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】




【圖 2 2】




【図 23】




【図 24】




【図 25】




【図 26】




【図 27】




【図 28】



【図 29】



【図 30】



【書類名】 要約書**【要約】**

【課題】 材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその製造技術を提供することを目的としている。

【解決手段】 エレクトロルミネセンスと呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子と T F T とが接続された表示装置であって、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示パネルを製造することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な液滴吐出法（を用いる。

【選択図】 図 7

特願 2003-368160

出願人履歴情報

識別番号

[000153878]

1. 変更年月日
[変更理由]

住所
氏名

1990年 8月17日

新規登録

神奈川県厚木市長谷398番地
株式会社半導体エネルギー研究所